当AI学会“状态思维”：大模型能否驾驭硬件设计的逻辑迷宫？
在芯片设计的精密世界里，有限状态机（FSM）如同交通信号灯，控制着数据流在寄存器间的有序转移。从简单的控制器到复杂的协议引擎，FSM构成了数字电路的行为骨架。然而，将工程师用自然语言描述的功能需求——比如“当收到启动信号后，系统进入初始化状态，完成自检后跳转至运行模式”——准确无误地转化为符合时序约束的RTL代码，长期以来依赖资深工程师的经验与反复调试。如今，大语言模型（LLMs）正试图闯入这一高门槛领域，但它们的“理解”是否真正触及了状态逻辑的本质？
从自然语言到硬件逻辑：一道未被攻克的翻译题
传统上，硬件设计自动化工具多基于形式化规约或图形化状态图输入，而自然语言因其模糊性与上下文依赖性，始终被视为不可靠的输入源。尽管近年来LLM在代码生成任务中表现亮眼，但在涉及状态转移、时序约束和确定性行为的RTL生成任务中，其表现却参差不齐。现有基准测试往往依赖人工编写的小规模示例，缺乏系统性和可扩展性，难以反映真实设计场景中的复杂度梯度。
LLM-FSM的出现填补了这一空白。它构建了一个完全自动化的生成-验证闭环：系统首先生成具有可配置状态数量和受限转移结构的FSM实例，随后引导大模型将其表达为结构化的YAML格式，并进一步转化为自然语言描述。与此同时，同一YAML文件被用于生成参考RTL代码和测试平台，确保“标准答案”的正确性。整个过程无需人工干预，最终形成1000个经过LLM与SAT求解器双重验证的问题集，部分样本还经过人工复核，保证了数据质量。
模型表现：复杂度的“悬崖效应”
实验结果揭示了一个令人警醒的现象：即使是最先进的商用大模型，在面对状态数量增加或转移路径复杂化时，准确率呈现断崖式下跌。在简单FSM（如3-5个状态）任务中，部分模型尚能保持较高正确率，但一旦状态数超过10，或存在嵌套条件与并发转移，生成代码的逻辑一致性便迅速瓦解。这暴露了当前LLM在“系统性推理”上的根本缺陷——它们擅长模式匹配与语言流畅性，却难以维持长程状态依赖的精确追踪。
更关键的是，错误往往出现在最隐蔽的地方：一个遗漏的复位条件、一个错误的状态跳转，都可能导致整个电路功能失效。而这些错误在语法层面可能完全合法，仅通过静态分析难以察觉，必须依赖动态仿真验证。这说明，硬件生成任务不仅要求语言理解能力，更要求模型具备“可执行思维”——即生成的代码必须能在物理层面正确运行。
算力 scaling 的双重路径：训练与推理的博弈
研究进一步探索了两种提升路径：训练阶段的监督微调（SFT）与推理阶段的计算扩展。结果显示，针对FSM任务进行领域特定的SFT，能显著提升模型在分布外（OOD）任务上的泛化能力，表明知识注入对专业领域建模有效。然而，单纯增加训练数据量存在边际效应，模型仍难以突破架构层面的推理瓶颈。
相比之下，增加测试时计算（如多路径采样、自我验证、迭代修正）展现出更强的纠错能力。通过让模型生成多个候选方案并进行交叉验证，系统可过滤掉明显违背状态逻辑的输出。这种“慢思考”机制模仿了人类工程师的调试过程，提示我们：未来AI辅助设计系统的竞争力，可能更多取决于推理策略的优化，而非单纯模型规模的扩大。
通向可信赖AI设计助手的漫漫长路
LLM-FSM的价值不仅在于评估现状，更在于其可扩展性。该框架允许随模型能力提升而动态增加FSM复杂度，形成持续进化的测试生态。这意味着它有望成为衡量AI在专业工程领域“认知成熟度”的标尺。然而，当前成果仍远未达到工业级应用标准。硬件设计容错率极低，一个逻辑错误可能导致流片失败，损失数百万美元。因此，AI生成的RTL代码若想进入实际流程，必须与形式验证工具深度集成，实现“生成即验证”的闭环。
长远来看，真正有潜力的方向或许是“混合智能”系统：由人类工程师定义高层状态机架构，AI负责填充具体转移逻辑与代码实现，再通过自动化验证确保一致性。这种分工既发挥了人类的抽象思维能力，又利用了AI的生成效率。而LLM-FSM正是迈向这一愿景的关键一步——它告诉我们，AI尚未掌握“状态思维”，但至少，我们已经有了一把精准的尺子，去测量它离目标还有多远。